數(shù)字電路驗(yàn)證工程師崗位職責(zé)

2024-07-28 閱讀 7232

數(shù)字電路驗(yàn)證工程師上海立可芯半導(dǎo)體科技有限公司上海立可芯半導(dǎo)體科技有限公司,立可芯主要職責(zé):

1.負(fù)責(zé)制定驗(yàn)證計(jì)劃,并根據(jù)計(jì)劃完成模塊驗(yàn)證或子系統(tǒng)驗(yàn)證;

2.負(fù)責(zé)驗(yàn)證相關(guān)文檔的撰寫工作;

3.負(fù)責(zé)模塊在產(chǎn)品開發(fā)階段的技術(shù)支持工作;

4.負(fù)責(zé)與軟件溝通模塊使用流程和場景,豐富驗(yàn)證case;

5.負(fù)責(zé)低功耗驗(yàn)證相關(guān)工作;

6.負(fù)責(zé)芯片時(shí)序仿真;

7.負(fù)責(zé)量產(chǎn)測試所需的模塊驗(yàn)證case設(shè)計(jì)與實(shí)現(xiàn);

8.負(fù)責(zé)芯片的驗(yàn)證平臺(tái)開發(fā),負(fù)責(zé)驗(yàn)證技術(shù)跟蹤與演進(jìn);

9.研究新的驗(yàn)證方法和驗(yàn)證工具并加以應(yīng)用。

所需資歷:

1.學(xué)歷/所受培訓(xùn):通信、電子工程、微電子等相關(guān)專業(yè)碩士以上學(xué)歷(本科專業(yè)經(jīng)驗(yàn)豐富者同等考慮)

2.能力要求:兩年以上數(shù)字集成電路驗(yàn)證經(jīng)驗(yàn);精通驗(yàn)證語言和驗(yàn)證方法學(xué);掌握完整驗(yàn)證流程;熟練使用驗(yàn)證工具、方法學(xué);精通systemverilog和verilog語言;熟練使用EDA驗(yàn)證工具

5.其它要求:有較好的英語讀寫能力;有較強(qiáng)的責(zé)任心,認(rèn)真細(xì)致;有較強(qiáng)的自我學(xué)習(xí)能力;良好的英語聽、說、讀、寫能力;良好的溝通協(xié)作能力

篇2:集成電路驗(yàn)證工程師崗位職責(zé)

集成電路前端(數(shù)字)驗(yàn)證工程師廣芯微電子(廣州)股份有限公司廣芯微電子(廣州)股份有限公司,廣芯微電子,廣芯職責(zé)描述:

1.與芯片設(shè)計(jì)工程師溝通,撰寫完整的IP驗(yàn)證和芯片級(jí)驗(yàn)證的測試計(jì)劃

2.負(fù)責(zé)芯片測試環(huán)境搭建

3.使用SystemVerilog搭建UVM驗(yàn)證環(huán)境。能進(jìn)行隨機(jī)性測試和回歸測試。

4.參與FPGA系統(tǒng)驗(yàn)證

任職要求:

1.電子工程,計(jì)算機(jī)或微電子等專業(yè),本科以上學(xué)歷

2.在數(shù)字設(shè)計(jì)驗(yàn)證領(lǐng)域有2年以上工作經(jīng)驗(yàn)

3.熟悉IP模塊以及芯片級(jí)測試計(jì)劃的撰寫

4.熟悉Verilog/C/C++

5.熟悉UVM驗(yàn)證方法學(xué),熟悉使用SystemVerilog。

6.具有芯片流片經(jīng)驗(yàn)者優(yōu)先

7.有低功耗驗(yàn)證者優(yōu)先

8.具有團(tuán)隊(duì)精神,責(zé)任感,積極主動(dòng),溝通能力強(qiáng)

篇3:數(shù)字電路驗(yàn)證工程師崗位職責(zé)數(shù)字電路驗(yàn)證工程師職責(zé)任職要求

數(shù)字電路驗(yàn)證工程師崗位職責(zé)

數(shù)字電路驗(yàn)證工程師瓴盛科技有限公司上海立可芯半導(dǎo)體科技有限公司,立可芯主要職責(zé):