首頁(yè) > 制度大全 > 模擬版圖設(shè)計(jì)崗位職責(zé)

模擬版圖設(shè)計(jì)崗位職責(zé)

2024-07-24 閱讀 6430

模擬版圖設(shè)計(jì)工程師上海思立微電子科技有限公司上海思立微電子科技有限公司,思立微電子,上海思立職責(zé)描述:

1.熟悉各種EDA工具,精通DRC/LVS/ANTcheck

2.具備良好的電路知識(shí),比如噪聲、ESD、IRdrop等

3.與設(shè)計(jì)工程師配合,實(shí)現(xiàn)layoutdesign

4.具有wholechiptopintegration及成功流片經(jīng)驗(yàn)

任職要求:

1.微電子或電子專(zhuān)業(yè)本科以上,3年以上經(jīng)驗(yàn)

2.較強(qiáng)的溝通和協(xié)調(diào)能力,有良好的團(tuán)隊(duì)合作精神

3.具備良好的電路、器件及工藝知識(shí)

4.大學(xué)英語(yǔ)四級(jí)及以上讀寫(xiě)能力

篇2:模擬版圖崗位職責(zé)

模擬版圖工程師崗位職責(zé):

1、負(fù)責(zé)模擬、射頻電路的版圖設(shè)計(jì)、版圖驗(yàn)證,例如:DRC/LVS/ERC;

2、與設(shè)計(jì)工程師充分溝通,確保完全理解設(shè)計(jì)對(duì)版圖的要求;

3、相關(guān)文檔的撰寫(xiě)。

任職要求:

1、微電子、電子類(lèi)專(zhuān)業(yè)本科以上學(xué)歷,兩年以上工作經(jīng)驗(yàn);

2、熟悉集成電路CMOS工藝流程以及電路基礎(chǔ)知識(shí);

3、熟悉版圖基本知識(shí),對(duì)于寄生,噪聲,器件,高精度匹配等知識(shí)有清晰了解;

4、能熟練使用主流IC版圖設(shè)計(jì)工具,如Virtuso等、版圖驗(yàn)證工具,如Calibre;

5、有LNA/PLL/ADC/DAC/BGR等模塊、TOP版圖設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮;

6、有ESD、Latchup、寫(xiě)pcell和SKILL等經(jīng)驗(yàn)者優(yōu)先考慮;

7、具有良好的溝通能力、學(xué)習(xí)能力、分析能力和團(tuán)隊(duì)合作能力;

8、先進(jìn)工藝模擬版圖或射頻版圖經(jīng)驗(yàn)者優(yōu)先。崗位職責(zé):

1、負(fù)責(zé)模擬、射頻電路的版圖設(shè)計(jì)、版圖驗(yàn)證,例如:DRC/LVS/ERC;

2、與設(shè)計(jì)工程師充分溝通,確保完全理解設(shè)計(jì)對(duì)版圖的要求;

3、相關(guān)文檔的撰寫(xiě)。

任職要求:

1、微電子、電子類(lèi)專(zhuān)業(yè)本科以上學(xué)歷,兩年以上工作經(jīng)驗(yàn);

2、熟悉集成電路CMOS工藝流程以及電路基礎(chǔ)知識(shí);

3、熟悉版圖基本知識(shí),對(duì)于寄生,噪聲,器件,高精度匹配等知識(shí)有清晰了解;

4、能熟練使用主流IC版圖設(shè)計(jì)工具,如Virtuso等、版圖驗(yàn)證工具,如Calibre;

5、有LNA/PLL/ADC/DAC/BGR等模塊、TOP版圖設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮;

6、有ESD、Latchup、寫(xiě)pcell和SKILL等經(jīng)驗(yàn)者優(yōu)先考慮;

7、具有良好的溝通能力、學(xué)習(xí)能力、分析能力和團(tuán)隊(duì)合作能力;

8、先進(jìn)工藝模擬版圖或射頻版圖經(jīng)驗(yàn)者優(yōu)先。

篇3:模擬集成電路版圖崗位職責(zé)

資深模擬集成電路版圖設(shè)計(jì)工程師崗位職責(zé):

1.根據(jù)電路設(shè)計(jì),對(duì)芯片的版圖,封裝等進(jìn)行布局,規(guī)劃;

2.負(fù)責(zé)完成相關(guān)電路的版圖實(shí)現(xiàn);

3.合理應(yīng)用晶圓廠的制程,有效提升整體電路性能;

4.配合版圖設(shè)計(jì)工程師完成電路版圖設(shè)計(jì);

能力要求:

1.精通運(yùn)算放大器,比較器,鎖相環(huán),模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的版圖設(shè)計(jì);

2.精通ESD設(shè)計(jì)原則

3.精通各種封裝技術(shù)者優(yōu)先

4.熟悉半導(dǎo)體工藝流程,熟悉代工廠PDK等設(shè)計(jì)文件;

5.有5年以上IC設(shè)計(jì)經(jīng)驗(yàn),熟練IC設(shè)計(jì)流程和EDA工具;

6.微電子、電子工程等相關(guān)專(zhuān)業(yè)本科或以上學(xué)歷;崗位職責(zé):

1.根據(jù)電路設(shè)計(jì),對(duì)芯片的版圖,封裝等進(jìn)行布局,規(guī)劃;

2.負(fù)責(zé)完成相關(guān)電路的版圖實(shí)現(xiàn);

3.合理應(yīng)用晶圓廠的制程,有效提升整體電路性能;

4.配合版圖設(shè)計(jì)工程師完成電路版圖設(shè)計(jì);

能力要求:

1.精通運(yùn)算放大器,比較器,鎖相環(huán),模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的版圖設(shè)計(jì);

2.精通ESD設(shè)計(jì)原則

3.精通各種封裝技術(shù)者優(yōu)先

4.熟悉半導(dǎo)體工藝流程,熟悉代工廠PDK等設(shè)計(jì)文件;

5.有5年以上IC設(shè)計(jì)經(jīng)驗(yàn),熟練IC設(shè)計(jì)流程和EDA工具;

6.微電子、電子工程等相關(guān)專(zhuān)業(yè)本科或以上學(xué)歷;