職位概述

IC驗(yàn)證工程師的工作主要是根據(jù)芯片規(guī)格和特點(diǎn)設(shè)計(jì)并實(shí)現(xiàn)驗(yàn)證環(huán)境；根據(jù)芯片或模塊的規(guī)格，利用已實(shí)現(xiàn)的驗(yàn)證環(huán)境進(jìn)行驗(yàn)證和回歸。驗(yàn)證工程師分類較多，例如功能仿真的驗(yàn)證工程師，還有后端時(shí)序驗(yàn)證工程師等。驗(yàn)證內(nèi)容如指紋IC驗(yàn)證。

IC驗(yàn)證工程師崗位責(zé)任

1.負(fù)責(zé)IC模塊級(jí)驗(yàn)證環(huán)境、測(cè)試向量的開(kāi)發(fā)和調(diào)試；

2.負(fù)責(zé)SOC芯片級(jí)驗(yàn)證環(huán)境、測(cè)試向量的開(kāi)發(fā)和調(diào)試；

3.熟練分析待驗(yàn)?zāi)繕?biāo)，提取驗(yàn)證向量；

4.負(fù)責(zé)開(kāi)發(fā)包括模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境，驗(yàn)證腳本工具，并維護(hù)驗(yàn)證流程；

5.與設(shè)計(jì)工程師緊密合作，理解模塊及芯片設(shè)計(jì)規(guī)格，能夠帶領(lǐng)其他工程師完成項(xiàng)目驗(yàn)證工作；

6.測(cè)試平臺(tái)開(kāi)發(fā)，基于高級(jí)硬件語(yǔ)言如SystemVerilog的直接測(cè)試案例和隨機(jī)化測(cè)試案例設(shè)計(jì)及功能覆蓋率生成；

7.能夠協(xié)同設(shè)計(jì)和固件工程師進(jìn)行FPGA平臺(tái)驗(yàn)證調(diào)試,并能將先進(jìn)驗(yàn)證方法應(yīng)用于項(xiàng)目驗(yàn)證。

IC驗(yàn)證工程師任職條件

1.計(jì)算機(jī)、電子信息、通信等相關(guān)專業(yè)，具有相關(guān)工作經(jīng)驗(yàn)，有較扎實(shí)的專業(yè)基礎(chǔ)知識(shí)和技術(shù)創(chuàng)新能力；

2.熟練掌握數(shù)字電路驗(yàn)證方法及基本的設(shè)計(jì)和驗(yàn)證流程，熟悉數(shù)字電路和IC設(shè)計(jì)基礎(chǔ)知識(shí)；

3.熟悉驗(yàn)證仿真工具（如VCS、mvsim）和流程，熟悉VMM驗(yàn)證方法論，并有實(shí)際的使用經(jīng)驗(yàn)；

4.熟悉C、Verilog或SystemVerilog語(yǔ)言；

5.熟練掌握l(shuí)inux下開(kāi)發(fā)環(huán)境，以及腳本的應(yīng)用；

6.能夠獨(dú)立開(kāi)發(fā)模塊級(jí)驗(yàn)證環(huán)境和testcase；

7.熟悉SOC架構(gòu)、amba協(xié)議，如axi、ahb；

8.工作認(rèn)真負(fù)責(zé)，抗壓能力強(qiáng)，具有良好的溝通協(xié)調(diào)能力和團(tuán)隊(duì)合作精神。

IC驗(yàn)證工程師職業(yè)發(fā)展方向

上海及長(zhǎng)三角地區(qū)是中國(guó)IC產(chǎn)業(yè)的發(fā)展重心，在產(chǎn)業(yè)大發(fā)展的背景下，IC驗(yàn)證工程師的供應(yīng)始終跟不上需求。此外，IC項(xiàng)目的真正成功很大程度上取決于驗(yàn)證的質(zhì)量,IC驗(yàn)證需要從系統(tǒng)開(kāi)始入手,而不是從RTL代碼入手,所以IC驗(yàn)證越來(lái)越重要。

IC驗(yàn)證工程師薪資行情（元/月）

應(yīng)屆畢業(yè)生：3830

一年以上：3845

二年以上：4386

三年以上：5853

五年以上：7536

八年以上：8497

十年以上：9216

（數(shù)據(jù)來(lái)自網(wǎng)絡(luò)，僅供參考）

如果你符合IC驗(yàn)證工程師的任職條件，可登陸獵頭網(wǎng)投遞求職簡(jiǎn)歷。

篇2:數(shù)字IC驗(yàn)證工程師崗位職責(zé)

數(shù)字IC驗(yàn)證工程師崗位職責(zé):

1.負(fù)責(zé)搭建模塊級(jí)到系統(tǒng)級(jí)可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺(tái);

2.負(fù)責(zé)編寫(xiě)測(cè)試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;

3.負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。

任職要求:

1.本科及以上學(xué)歷,微電子、電子工程、通信工程類專業(yè);

2.至少5年以上工作經(jīng)驗(yàn)或有多個(gè)IC設(shè)計(jì)項(xiàng)目的驗(yàn)證經(jīng)驗(yàn);

3.熟悉ASIC芯片全開(kāi)發(fā)流程(COT/SoC均可);

4.熟練掌握HDL語(yǔ)言:verilog/systemverilog;

5.對(duì)驗(yàn)證方法學(xué)的熟練使用:VMM/UVM/OVM之一;

6.腳本的熟練使用:sh/perl/TCL/Makefile/Python/Ruby。

崗位職責(zé):

1.負(fù)責(zé)搭建模塊級(jí)到系統(tǒng)級(jí)可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺(tái);

2.負(fù)責(zé)編寫(xiě)測(cè)試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;

3.負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。

篇3:IC設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

IC設(shè)計(jì)驗(yàn)證工程師西安紫光國(guó)芯半導(dǎo)體有限公司西安紫光國(guó)芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國(guó)芯,西安紫光國(guó)芯半導(dǎo)體有限公司,紫光國(guó)芯以下招聘職位均為公司設(shè)計(jì)服務(wù)部門(mén)的工程師職位,為上海大型國(guó)際IC公司以及國(guó)內(nèi)頂端IC公司提供on-site設(shè)計(jì)服務(wù)。

西安紫光國(guó)芯的設(shè)計(jì)服務(wù)部門(mén)能夠提供高端設(shè)計(jì)服務(wù),具備從設(shè)計(jì)規(guī)格到芯片流片完整流程的設(shè)計(jì)經(jīng)驗(yàn),包括:設(shè)計(jì)實(shí)現(xiàn)、功能驗(yàn)證、綜合和DFT、物理實(shí)現(xiàn)、時(shí)序和物理檢查、流片。公司在過(guò)去幾年中成功為客戶完成了十幾款SoC在65nm/40nm/28nm/14nm工藝上的SoC芯片設(shè)計(jì)和流片,幫助客戶低成本的、高效的實(shí)現(xiàn)產(chǎn)品化,是目前國(guó)內(nèi)最大的設(shè)計(jì)服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國(guó)際知名大型芯片設(shè)計(jì)公司以及國(guó)內(nèi)頂端芯片設(shè)計(jì)公司,具備一流的技術(shù)及設(shè)計(jì)環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔(dān)核心技術(shù)板塊,使其可以快速穩(wěn)定成長(zhǎng)。

我們各個(gè)業(yè)務(wù)板塊均提供先進(jìn)的設(shè)計(jì)開(kāi)發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會(huì)及商業(yè)保險(xiǎn)。誠(chéng)邀有志IC事業(yè)的人才加盟共同發(fā)展!

Responsibilities:

1.Accordingtothedesignspecification,beresponsiblefortheverificationplanandverificationobjectivedefinition.

2.Test-benchdevelopment(modeling,assertions,checkers,monitors,score-board,regressions,coverage),test-casedevelopment(sequence,VRAD)andintegration.

3.WorkwithRandomVerificationmethodology(VMM,OVM,UVM,eRM)

4.WorkasanindependentverificationengineerstocheckthedesignfunctionalityatSOCmodulelevelandchiplevel.

5.WorkasinterfacewithFront-EndandBack-Endengineertooptimizeorreviewthedesignarchitectureandimplementation.

6.VerilogorVHDLcodingaccordingtodesignspecificationorexternal/internalIPintegration.

7.Supportthepostsimulationwithgate-levelverilogorVHDLnetlist.

Requirements:

1.EitherBachelor,MasterorPhDinMicroelectronics,ElectronicEngineering,orrelatedfield,2+Yearsofverificationworkingexperience.

2.ExperiencewithVerificationlanguage(SPECMAN/E-language,System-Verilog,Vera)

3.ExperiencewithRTLcodingandsimulators(Modelsim,NC-sim).

4.Basicknowledgeofscriptlanguage(Perl,TCL,C-languageandsoon)

5.Knowledgeabout2G/3G/LTEhandsetbasebandArchitecture,ARM,AHBArchitectureisaplus.

6.KnowledgeaboutBasebandchipperipheral(USB2.0/USB3.0,SSIC,MIPI)isaplus.

7.Teamoriented,lovetoworkinyoung,internationalandhighlymotivatedteams.

8.GoodcommandofEnglish