首頁 > 制度大全 > 數(shù)字驗證工程師崗位職責

數(shù)字驗證工程師崗位職責

2024-07-28 閱讀 8964

數(shù)字驗證工程師工作描述

1.根據(jù)設計規(guī)范制定測試計劃。

2.設計和發(fā)展核查環(huán)境

3.創(chuàng)建UVM測試用例

4.創(chuàng)建代碼和函數(shù)覆蓋報告。

工作要求

1.電子工程、計算機或相關專業(yè),碩士學歷2年以上學歷,本科5年以上ASIC設計或驗證工作經(jīng)驗。

2.熟悉Verilog和RTL設計

3.熟悉System-Verilog和UVM驗證方法

4.熟悉腳本語言(perl、tcl、sh等)者優(yōu)先

5.熟悉數(shù)字信號處理知識者優(yōu)先

6.善于解決問題和溝通工作描述

1.根據(jù)設計規(guī)范制定測試計劃。

2.設計和發(fā)展核查環(huán)境

3.創(chuàng)建UVM測試用例

4.創(chuàng)建代碼和函數(shù)覆蓋報告。

工作要求

1.電子工程、計算機或相關專業(yè),碩士學歷2年以上學歷,本科5年以上ASIC設計或驗證工作經(jīng)驗。

2.熟悉Verilog和RTL設計

3.熟悉System-Verilog和UVM驗證方法

4.熟悉腳本語言(perl、tcl、sh等)者優(yōu)先

5.熟悉數(shù)字信號處理知識者優(yōu)先

6.善于解決問題和溝通

篇2:數(shù)字IC驗證工程師崗位職責

數(shù)字IC驗證工程師崗位職責:

1.負責搭建模塊級到系統(tǒng)級可重用的驗證環(huán)境及驗證平臺;

2.負責編寫測試用例,并進行調(diào)試、收集分析驗證覆蓋率;

3.負責改進并完善公司的芯片驗證流程。

任職要求:

1.本科及以上學歷,微電子、電子工程、通信工程類專業(yè);

2.至少5年以上工作經(jīng)驗或有多個IC設計項目的驗證經(jīng)驗;

3.熟悉ASIC芯片全開發(fā)流程(COT/SoC均可);

4.熟練掌握HDL語言:verilog/systemverilog;

5.對驗證方法學的熟練使用:VMM/UVM/OVM之一;

6.腳本的熟練使用:sh/perl/TCL/Makefile/Python/Ruby。

崗位職責:

1.負責搭建模塊級到系統(tǒng)級可重用的驗證環(huán)境及驗證平臺;

2.負責編寫測試用例,并進行調(diào)試、收集分析驗證覆蓋率;

3.負責改進并完善公司的芯片驗證流程。

篇3:IC設計驗證工程師崗位職責

IC設計驗證工程師西安紫光國芯半導體有限公司西安紫光國芯半導體有限公司,華芯半導體,西安紫光國芯,西安紫光國芯半導體有限公司,紫光國芯以下招聘職位均為公司設計服務部門的工程師職位,為上海大型國際IC公司以及國內(nèi)頂端IC公司提供on-site設計服務。

西安紫光國芯的設計服務部門能夠提供高端設計服務,具備從設計規(guī)格到芯片流片完整流程的設計經(jīng)驗,包括:設計實現(xiàn)、功能驗證、綜合和DFT、物理實現(xiàn)、時序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款SoC在65nm/40nm/28nm/14nm工藝上的SoC芯片設計和流片,幫助客戶低成本的、高效的實現(xiàn)產(chǎn)品化,是目前國內(nèi)最大的設計服務外包服務商,所服務的客戶均為國際知名大型芯片設計公司以及國內(nèi)頂端芯片設計公司,具備一流的技術及設計環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔核心技術板塊,使其可以快速穩(wěn)定成長。

我們各個業(yè)務板塊均提供先進的設計開發(fā)環(huán)境,良好的企業(yè)文化以及人文關懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會及商業(yè)保險。誠邀有志IC事業(yè)的人才加盟共同發(fā)展!

Responsibilities:

1.Accordingtothedesignspecification,beresponsiblefortheverificationplanandverificationobjectivedefinition.

2.Test-benchdevelopment(modeling,assertions,checkers,monitors,score-board,regressions,coverage),test-casedevelopment(sequence,VRAD)andintegration.

3.WorkwithRandomVerificationmethodology(VMM,OVM,UVM,eRM)

4.WorkasanindependentverificationengineerstocheckthedesignfunctionalityatSOCmodulelevelandchiplevel.

5.WorkasinterfacewithFront-EndandBack-Endengineertooptimizeorreviewthedesignarchitectureandimplementation.

6.VerilogorVHDLcodingaccordingtodesignspecificationorexternal/internalIPintegration.

7.Supportthepostsimulationwithgate-levelverilogorVHDLnetlist.

Requirements:

1.EitherBachelor,MasterorPhDinMicroelectronics,ElectronicEngineering,orrelatedfield,2+Yearsofverificationworkingexperience.

2.ExperiencewithVerificationlanguage(SPECMAN/E-language,System-Verilog,Vera)

3.ExperiencewithRTLcodingandsimulators(Modelsim,NC-sim).

4.Basicknowledgeofscriptlanguage(Perl,TCL,C-languageandsoon)

5.Knowledgeabout2G/3G/LTEhandsetbasebandArchitecture,ARM,AHBArchitectureisaplus.

6.KnowledgeaboutBasebandchipperipheral(USB2.0/USB3.0,SSIC,MIPI)isaplus.

7.Teamoriented,lovetoworkinyoung,internationalandhighlymotivatedteams.

8.GoodcommandofEnglish